학부연구생의 공부일지

• 전공정을 거친 후 낱개로 잘린 칩, 즉 Die는 외부와 전기신호를 주고받을 수 없으며, 외부 충격에 의해 손상되기 쉽다. 즉 반도체 칩을 기판이나 전자기기에 장착하고 칩이 외부와 신호를 주고받을 수 있도록 길을 만들고 보호해주는 과정을 패키징(Packaging)이라 한다.

​2. 패키징 과정

2-1. 웨이퍼 절단(Wafer Sawing)

웨이퍼를 낱개의 칩으로 분리하는 단계로 스크라이브 라인(Scribe Line)을 따라 웨이퍼를 다이아몬드 톱이나 레이저를 이용하여 절단한다.

2-2. 칩 접착(Die attach)

절단된 칩을 반도체 칩을 외부 회로에서 전기신호를 전달하고 보호해주는 리드프레임 또는 PCB로 옮긴다

2-3. 금속 연결(Wire Bonding)

2-4. 성형 공정(Molding)

2-5. 패키지 테스트 공정(Package Test)

- 테스트를 거쳐서 다양한 환경에서 칩의 신뢰성을 검증하고 그 과정에서 생긴 주요 이슈는 제조공정이나 조립 공정에 전달해 사전에 오류를 방지해 제품의 질을 향상시킬 수 있도록 한다.

• 제조공정이나 조립공정에 피드백 ▶ 제품 질 향상

• TSV(Through Silicon Via)공정은 와이어를 이용해 칩을 연결했던 적층 기술인 wire bonding을 대체하는 기술로, 칩에 미세한 구멍(Via)를 뚫어 상,하단 칩을 전극으로 연결하는 패키징 기술이다.

​2. TSV의 장점

• TSV는 실리콘 웨이퍼(silicon wafer)를 관통하는 미세 홀(via)을 형성한 후, 홀 내부에 전도성 물질(conductive materials)을 충전시켜 칩 내부에 직접적인 전기적 연결 통로를 확보하는 기술로, 칩 내부에 직접 연결 통로가 확보되기 때문에 다수의 칩을 수직으로 적층할 때 와이어 본딩을 이용한 3차원 패키징에서의 I/O(input/output unit) 수의 제한, 단락 접촉 불량과 같은 문제점을 해결할 수 있다.
• 추가적인 공간을 요구하지 않아 패키지 크기 소형화 가능
• 칩 간의 상호 접속(Interconnection) 길이를 감소시킬 수 있어 빠른 신호전달, 고용량, 저전력

3. TSV의 적용 분야

4. TSV의 요구 기술

5. TSV의 기술 동향

• 사람 머리카락 굵기의20분의 1 수준의 수 um직경의 통로 6만개를 만들어 오차 없이 연결하는 첨단 패키지 기술 이를 바탕으로 한 HBM-PIM을 제작해 세계최초 인공지능 연산용 가속기가 포함된 메모리를 만들어 기존 HBM2 대비 2배의 성능, 70% 저하된 전력 사용율을 개발

• HBM2보다 처리속도가 50% 빠르게 만들었다. 메모리 칩을 모듈로 만들어 메인보드에 붙이는 방식이 아니라 칩 자체를 GPU같은 로직에 수십 um간격으로 장착해 더 빠른 데이터 처리가 가능.

• EDS공정은 웨이퍼 위에 전자회로를 그리는 FAB공정과 최종적인 제품의 형태를 갖추는 패키지 공정 사이에 진행된다. 전기적 검사를 통해 개별 칩들이 원하는 수준의 품질에 도달했는지를 확인하는 공정이다.

​2. EDS공정의 목적

1. 웨이퍼 상태 반도체 칩의 양품/불량품 선별

2. 불량 칩 중 수선 가능한 칩의 양품화

3. FAB 공정 또는 설계에서 발견된 문제점의 수정

4. 불량 칩을 미리 선별해 이후 진행되는 패키징 공정 및 테스트 작업의 효율 향상

3. EDS 공정의 5단계

1단계 - ET Test & WBI (Electrical Test & Wafer Burn In)

• ET Test는 반도체 집적회로(IC) 동작에 필요한 개별 소자들(트랜지스터, 저항 등)에 대해 전기적 직류전압, 전류 특성의 파라미터를 테스트하여 작동 여부를 판별한다.
• 이어지는 WBI(Wafer Burn In) 공정은 제품 초기에 발생하는 높은 불량률을 제거하기 위한 목적으로 실행한다. 웨이퍼에 일정 온도의 열을 가한 후 AC/DC 전압을 가해 제품의 약한 부분, 결함 부분 등 잠재적인 불량 요인을 찾아내 제품의 신뢰성을 향상시키는 공정.

2단계 - Pre-Laser (Hot/Cold)

• 전기적 신호를 통해 웨이퍼 상의 각각의 칩들이 특정 온도(Hot/Cold)에서 정상인지 이상이 있는지를 판정하고, 수선이 가능한 칩은 수선 공정에서 처리하도록 한다.

​

3단계 – Laser Repair & Post Laser

• Pre-Laser 공정에서 불량이 발생하였지만, 수선이 가능한 것으로 판정된 칩들을 모아 Laser Beam을 이용해 수선하는 공정으로 EDS공정 중 가장 중요한 공정이다. 수선이 끝나고 나면 Post Laser 공정을 통해 수선이 제대로 되었는지 다시 검증한다.

​

4단계 – Tape Laminate & Bake Grinding

• 교통카드나 여권에 들어가는 IC 카드를 비롯해 두께가 얇은 제품을 위해 웨이퍼 후면을 연마 휠로 갈아 칩의 두께를 얇게 함으로써 조립을 용이하게 하는 공정이다. Grinding시 발생하는 다량의 실리콘 잔여물(Dust) 및 파티클(Particle)로부터 웨이퍼 패턴 표면을 보호하기 위해 전면에 자외선(UV) 테이프를 씌워 보호막을 형성하는 것이 바로 Tape Laminate 공정이며 Grinding 이 끝나면 패턴 면을 보호하기 위해 붙여 놓은 테이프는 다시 벗겨 내게 된다.

​

5단계 - Inking

• Inking 공정은 Pre Laser 및 Post Laser에서 발생된 불량 칩에 특수 잉크를 찍어 육안으로도 불량 칩을 식별할 수 있도록 만드는 공정이다. lnking을 거치고 나면 조립 과정에서 잉크가 찍힌 불량 칩에 대해서는 조립을 진행하지 않아도 되므로 조립 및 검사 공정에서 사용하는 재료, 설비, 시간, 인원 등 손실 절감 효과가 있다.

Inking 공정까지 끝난 웨이퍼는 건조된 후 QC Gate의 최종 검사를 거쳐 패키징공정으로 옮겨진다.

1. 금속 배선 공정(Metallization)이란?

  - 포토, 식각, 증착 등 여러 공정을 반복하면 웨이퍼 위에 반도체   회로가 만들어진다. 이 회로가 동작하기 위해서는 외부에서 전기적 신호를 가해 주어야 하는데, 신호가 잘 전달되도록 반도체 회로   패턴에 따라 금속선을 연결하는 작업을 금속 배선 공정이라고 한다.

​2. 금속 재료의 필요조건

  1) 웨이퍼와의 부착성 : 실리콘(Si) 웨이퍼 위에 얇은 박막으로 증착   할 수 있도록 부착이 쉬워야 하며, 부착 강도 또한 우수해야 함.

  2) 전기 저항이 낮은 물질 : 금속선은 회로 패턴을 따라 전류를   전달하는 역할을 하기 때문에 전기저항이 낮아야 함.

  3) 열적, 화학적 안정성 : 금속 배선 공정의 후속 공정에서 금속 선의   특성이 변하지 않도록 열적, 화학적 안정성이 뛰어나야 함.

  4) 패턴 형성의 용이성 : 회로 패턴에 따라 금속선을 쉽게 형성시킬   수 있어야 함. 아무리 좋은 금속이더라도 식각 등의 공정 특성에 맞지   않으면 반도체 배선 재료로 쓰이기 어렵다.

  5) 높은 신뢰성 : 집적회로 기술의 발전으로 반도체가 미세화 됨에   따라 금속 배선 역시 작은 단면으로 제작해도 끊김 없이 사용할 수 있어야 함.

  6) 제조 가격 : 위 조건을 만족시키더라도 제조 가격이 높으면 대량   생산이 어렵기 때문에 반도체의 재료로 적합하지 않다.

위 조건을 충족시키는 대표적인 금속은 알루미늄(Al), 구리(Cu),  텅스텐(W), 티타늄(Ti) 등이 있다.

3. 알루미늄(Al) 배선공정

  1) 알루미늄 배선 공정 과정

  -> Al 증착 ▶ PR Coating ▶ Photo ▶ Develop ▶ Al Etch ▶ PR Strip

   2) 알루미늄의 장단점

4. 구리(Cu) 배선공정

 - 구리는 알루미늄이 텅스텐보다 비저항이 낮아, 같은 저항값을 갖는 금속선에 대해서 보다 미세하게 패턴 제작을 할 수 있어 사용되고 있다. 그치만 구리가 식각이 어렵기 때문에 구리를 먼저 증착하고  cmp공정을 통해서 깎는 다마신 공정을 통해서 구리선을 배선해야 한다.

  1) 구리 배선 공정 과정

  ->SiO2 증착 ▶ PR Coating ▶ Photo ▶ Develop ▶ SiO2 Etch ▶ PR Strip  ▶ Cu 매립 ▶ CMP

   2) 구리(Cu) 장단점

  3) 구리 증착 방법

• Electroplating(전기도금) : 전기 도금은 다른 증착 방법들과 비교해 소자를 채우는 Filling 특성이 좋다.

• 다른 증착법과 비교를 해보면 PVD와 CVD는 Void와 Seam같은 Defect를 남기는데 전기 도금은 완벽한 Filling을 보여준다.

1. 박막 증착(Thin film Deposition)

  1) 박막 증착이란?

  - 원하는 물질을  기판에 붙이는 것을 증착(Deposition)이라고 한다.

  2) 왜 박막(Thin film)을 쓰는가??

1.  bulk상태에서 얻기 어려운 특성을 얻기 위해.
2. 여러가지  특성을 혼합하기 위해
3.  세상에 존재하지 않는 특성을 구현하기 위해
4. 나노 단위 소자를 만들 때 다양한 기능을 하는 layer를 얻기 위해 

2. PVD란?

   - PVD(Physical Vapor Deposition)란 열 또는 충격과 같은 물리적 반응을 통해  박막을 표면에 증착하는 방식이다.

3. Thermal Evaporation (열 증착법)

  1) 증착이 일어나는 연소실(챔버)을 진공으로 만들어준다.

  2) 증착 하고자 하는 시료에 저항열을 가하여 기체로 만든다.

  3) 기판에 도착한 기체는 차가운 기판을 만나 응축된다.

  4) 기체 문자들이 응축을 거듭하며 박막을 형성한다.  

4. E-beam Evaporation

  1)열 증착 법의 한계

  - 열 증착 법은 Furnace 자체를 가열하므로 부분적인 증발이 어려움.

  - 가할 수 있는 온도의 한계가 존재

  2) 전자 빔 증착 법(E-beam Evaporation)

1. 필라멘트애서 발생한 e-beam을 사용해 소스를 Local하게 가열한다.
2. 전자 beam을 정밀하게 조절하기 위해 전자석과 영구자석 이용
3.  물에 의해 냉각되는 수냉로를 사용하기 때문에 용기로 부터 불순물이 섞이지  않음
4. 높은 균일성을 띄는 박막을 높은 증착률로 증착 가능

5. Sputtering

  1) Sputtering 과정

1. Target 물질을 음극에, 기판을 양극에 위치시킨다,
2. 비활성 기체인 아르곤(Ar)을 주입한 후 전극에 전압을 가한다.
3. 전자는 음극(Cathode)에서 나와 양극(Anode)쪼으로 이동한다.
4. 이 과정에서 전자는 Ar과 강한 충돌을 하여 이온화 시켜 플라즈마 상태가 됨.
5. 전자를 잃어 이온화된 Ar+ 이온은 (+) 전극을 띄기 때문에 음극으로 가속되어 충돌해 Target 물질의 원자 결합을 끊는다.
6. 원자 간의 결합이 끊어져 튀어나온 전자와 Ar+이온이 결합해 중성상태가 되어  더 이상 음극에 끌리지 않게 된다.
7. 떨어져 나온 원자나 이온들은 기판에 증착 되면서 박막을 형성함.

   2) DC / RF Sputtering 차이

•    DC sputtering : 전극이 한 방향으로만 가해져 부도체에서는 전자가 떨어져 나오지 않아 이온은 음극에 잡혀 점점 쌓이면서 새로 충돌하는 이온들을 밀어내 결국 중성상태가 되게 만들어 부도체에 사용 불가

   RF sputtering : 전극이 주파수에 따라 변하며 음극에서 양극으로 바뀌며 부도체에 달라붙지 않고 연속적으로 충돌을 일으켜 부도체로도 증착이 가능.

1. CVD란?

  - CVD(Chemical Vapor Deposition)란 형성하고자 하는 박막 재료를 구성하는 원소를 포함하는 가스를 기판 위에 공급해 기상 또는 기판 표면에서 화학적 반응으로 박막을 기판에 형성하는 방법.

2. CVD 장점

  - PVD보다 표면 접착력이 10배 높음

  - 대부분의 표면에 적용 가능하므로 활용도가 높음

  - 도체, 부도체, 반도체 박막 증착에 모두 사용가능

  - 불순물의 분포와 농도조절 가능

  - 반응 가스 선택가능

  - 대량생산 가능

3. CVD 단점

  - 압력이 낮을수록 공정의 프로세싱 시간이 길어짐

  - 고진공 상태에서 기체들의 반응속도를 유지하려면 웨이퍼 온도를     높여야 하지만, 그러면 재료 선택이 까다로워짐

  - 두께 조절 컨트롤하기 어려움

  - 반응 변수가 많음

  - 위험한 가스의 사용

4. CVD 방식의 종류

  - 열에너지 이용 방식 : APCVD(대기압), LPCVD(저기압)

  - 플라즈마 에너지 이용 방식 : PECVD(저밀도 플라즈마),  HDCVD(고밀도 플라즈마)

  - 원자를 표면에 흡착시키는 방식 : ALCVD(원자층 증착방법)

5. CVD 원리

  1) 프로세스 챔버 속으로 주입된 반응 가스가 웨이퍼 표면 위로 이동

  2) 반응 가스가 표면에 흡착

  3) 화학반응을 거쳐 웨이퍼 표면에 고체 상태(막)을 형성하고, 반응 부산물(Byproduct) 생성

  4) 반응부산물 가스가 웨이퍼 표면으로부터 탈착하여 프로세스 챔버의 gas stream으로 증발된 후 밖으로 배출

6. ALD(Atomic Layer Deposition) 원리

  1) 흡착단계 : 1차 소스(전구체)를 프로세스 챔버에 넣으면 먼저 표면 흡착이 일어난다.

  2) 치환단계 : 다른 종류의 2차 소스(반응체)를 넣으면 1차 흡착된 물질과 화학적 치환이 일어난다.

  3) 생성단계 : 최종적으로 제3의 신규물질(막)이 생성된다.

  4) 배출단계 : 잔류 가스가 배출되어 결국 1개 층만 표면에 흡착되어 달라붙게 된다.

총 4개의 단개가 하나의 사이클로 계속해서 반복하여 layer 두께를 조절할 수 있다.

7. ALD특징

  - PVD와 같은 물리적 방식이 아니고, CVD와 유사한 화학적 방식

  - 갭이나 트랜치의 벽면에도 잘 달라 붙음

  - 섭씨 400도 이하(200~400도)의 낮은 온도에서 공정진행이 가능

  1) ALD 장점

  - 자기제어반응으로 단위nano 미터급 두께 정밀히 쌓을 수 있음

  - 층 내의 전체 격자가 정형적인 각을 이뤄서 질서정연하고 얇은 두께 형성

  - 두께 조절에 획기적

  - 낮은 온도에서 공정이 가능해 다른 막에 영향을 거의 끼치지 않음

  2) ALD 단점

  - 1개 사이클에 원자층이 1개 층 씩만 쌓여 속도가 느림

  - 저온에서 진행하여 막의 물성이 떨어짐

  - 1차 소스와 2차 소스들을 선택하는 데 한정적

  3) ALD의 활용

  - DRAM의 캐패시터

  - 게이트 옥사이드

  - 메탈 베리어(Metal Barrier)

  - NAND의 3D를 구성하는 가장 중요한 절연 막/금속

• 웨이퍼 위에 증착된 산화막 위에 감광액의 패턴을 새기는 것, 추후 Etching 등의 추가 공정을 거쳐 내부 구조를 형성한다.

2. Photo 공정의 순서

  1) Wafer Cleaning : 불순물로 인해 불량이 생기는 것을 방지

  2) De-hydrozation : 눈에 보이지 않는 물기를 제거하기 위해   형태의 90~110도의 장비 위에서 가열하여 남은 액체를 날려보낸다.

  3) Spin Coating : 회전기 위에 웨이퍼를 올린 다음 PR을 떨어뜨려 원심력에 의해 PR을 얇게 코팅한다.

  4) Soft bake : PR의 접착력을 강화하기 위해 90~100도의 열을 가하여 화학적으로 안정시킨다.

  5) Alignment / Exposure : photo mask를 웨이퍼 위의 정확한 위치에 맞춘다. 이 후 PR에 패턴을 새기기 위해 UV를 분광한다.

  6) Post-Exposure Bake : 빛은 파장을 지니고 있어 수직으로 물결 모양의 패턴이 새겨지는데 열처리를 가하면 rough한 표면이 부드러워진다.

  7)  Develop : Exposure에 의해 변성된 PR 부분을 알칼리 용액인 TMAH에 담그면 선택적으로 PR을 제거한 다음 rinsing과 drying을 거친다.

  8) Hard Bake : rinsing과정에서 용액을 사용했기 때문에 높은 온도에서 남은 PR 용액과 액체들을 증발시키고 새겨진 패턴 부분을 감싼 PR 부분의 부착을 더욱 견고하게 한다.

3. Photo Resist의 종류

   1) Positive PR :  Develop 과정에서 UV 광선을 쬔 부분이 녹는 PR

  - 산소와 반응하지 않고 비교적 두꺼운 막을 사용해도 좋은 상을 얻는다.

  - 접착력이 낮고 Exposure time과 develop에 민감하다.

   2) Negative PR : UV를 쬐지 않은 곳의 PR이 녹는 감광액

  - Positive PR과 반대 방향으로 패턴이 형성됨.

  - 접착력이 높고 Exposure time과 develop에 민감하지 않아 컨트롤 용이

  - 산소와 반응하고 독성이 강하며 2um이하 선폭 구현이 어려움.

4. Exposure 방법과 Mask의 종류

   1) Scanner 방법 : Mask와 Wafer의 크기가 같고 스캐너처럼 지나가듯이  빛을 분광한다.

  - 생산속도가 빠른 장점

  - Mask가 비싼 단점

   2) Reduction Stepper 방법 : Mask의 크기를 작게 만들어 Stepper가 움직이며 Wafer에 부분적으로 빛을 분광한다 

  - Mask의 생산 비용이 적은 장점

  - 분광- 이동을 반복하여 공정 소요시간이 오래 걸린다는 단점

5. Photo Lithography의 Key Point

   1) CD Control : 설계된 선폭을 얼마나 정확하게 구현할 수 있어야 한다.

   2) Overlay/Alignment : 여러 layer를 원하는 위치에 정확히 배치가 가능해야 한다.

   3) Defectivity : particle의 존재 자체만으로 Wafer 패턴에 큰 영향을 끼칠 수 있다 -> 당연히 없어야 함.

   4) Metrology : mask는 Lithography를 거친 후 저항 패턴과 정확성을 검증해야 한다. -> 마스크 관리가 잘 되어야 함.

   5) Cost : 공정이 여러 번 이루어지기 때문에 처리량을 유지하고 높은 수율을 뽑아야 한다.

6. Extreme Ultraviolet (EUV)

1.  반도체 칩 제조 분야에선 웨이퍼 위에 극도로 미세한 회로를 새겨 넣는 것이 필수다.그래야만 트랜지스터와 콘덴서 등 소자들을 지름 300mm의 제한된 웨이퍼 공간에 더 많이 집적하고, 성능과 전력효율 또한 높일 수 있기 때문이다.
2.  7나노 이하 공정을 위해서는 이 EUV 노광장비가 필요하다. 또한 지금은 반도체 수급난이 심하므로 EUV 노광장비가 있어야 하는 곳이 많다
3.  반도체 성능 향상을 위해 집적도가 향상됨에 따라 초미세공정의 기술력이 화두가 됨.
4.  EUV 장비는 13.5 나노미터 파장의 EUV를 이용하며, 이는 현재 불화아르곤 엑시머 레이저 스캐너가 사용하는 빛 파장과 비교해 10분의 1 미만에 불과함.
5.  기존엔 미세회로를 만들기 위해 수차례 노광 공정을 반복해야 했지만, EUV 장비는 공정 단계를 줄일 수 있어 생산성도 획기적으로 높일 수 있게 된다.

• EUV 공정의 기술적 이슈

  1) 공기에 의한 EUV흡수를 막기 위해 진공 상태를 유지해야 한다.

  2) 빛 흡수가 큰 렌즈를 대신해 반사를 이용하는 거울을 이용해 광학계를 만든다.

  3) 거울의 EUV 흡수 최소화를 위해 몰리브덴과 실리콘층을 층층이 쌓은 다층 박막 거울을 형성해야 한다.

  4) 공기와 거울에 96%의 극자외선이 흡수되므로 원하는 만큼의 빛 조사량을 만들기 위해 고에너지의 빛을 만들어줘야 한다.

  5) 패터닝을 위한 Reticle은 기존의 투과형이 아닌 새로운 방식의 반사형 마스크를 만들어야 한다.

  6) 펠리클은 마스크 바로 앞쪽에 위치해 공정에서 발생하는 particle을 막아주는 방어막 역할을 하는 층이며, 펠리클만 세정해준다면 문제없이 지속 사용이 가능하나 EUV에 적절한 펠리클 물질을 개발해야 한다.

  7) 흡수되는 고에너지의 빛은 열에너지로 바뀌는데 이때 노광장비의 온도가 상승하여 부품의 변형(펠리클, 거울, 레티클 등)을 일으켜 고성능의 냉각 시스템 요구한다.

  8) 파장이 짧기 때문에 DOF가 적어 나노단위의 Alignment 기술도 중요하다.

1.산화(Oxidation)란? : 산화란 산소와의 결합, 수소의 떨어져 나감, 전자 수가 줄어듦을 의미하며, 환원은 산소와의 분리, 전자 수가 늘어남을 의미한다.

2. 반도체에서 산화(Oxidation)란? : 일반적으로 실리콘 표면에 이산화실리콘(SiO2)를 형성하는 것 = 산화막을 형성하는 것.

3. 산화막의 용도 :

  •공정 마스크로 사용 : 식각, 도핑 공정시, 표면을 막는 마스크 층으로 활용.

4. 산화막의 방법과 종류:

•화학적 기상 증착 산화(CVD) : 열산화보다 낮은 온도에서 실리콘 표면에 공기중에서 만들어진 산화막이 덮여지는 형태로 화학적으로 증착하는 공정

5. 산화 메커니즘

1. 초기 상태에 산소가 실리콘과 직접 결합한다.
2. 시간이 흘러 산소가스는 산화막을 뚫고 들어가 실리콘층과 반응해야한다.
3. 이로 인해 산화막 성장속도는 지속적으로 감소한다.

6. 산화에 영향을 미치는 요인

1. 도핑 – 확산(Diffusion) 공정 :

1. 농도차를 적절히 설정해줘야한다
2. 온도에 따라 확산 속도가 달라진다.
3. 불순물이 안정적으로 퍼지기 위한 시간이 필요하다

  1) 전부착 단계(Pre-Deposition)

    - 실리콘 웨이퍼 안으로 불순물 주입

      -  800 ℃ ~ 1100 ℃

  2) 드라이브인 단계(Drive-In)

    - 열처리를 가해 불순물을 활성화시킴

    - 주입 깊이 및 농도 조절

    - 1000 ℃ ~ 1200 ℃

  1) Constant Source Diffusion(고정 소스 확산)

    - 상대적 긴 Pre-dep. + 짧은 Drive-in

    - pre-dep를 오래 하면 상보에러함수 형태를 띰

    -표면 농도가 일정한 상태로 유지되게 함

    - 외부에서 dopant를 지속적으로 공급

    - 상보에러함수 형태의 확산식

  2) Limited Source Diffusion(제한 농도 조건)

    - 짧은Pre-dep . + 상대적으로 긴 Drive-in

    - drive-in을 오래하면 가우시안 분포 형태를 띰

    - 전체 도핑된 dopant 양이 일정함.

    - 외부 dopant의 공급 없음

    - 가우시안 분포의 확산식

4. 확산의 가장 큰 단점 : 측면확산

• 확산공정의 큰 단점중 하나로, 화학반응이다 보니 방향을 조절하기 어려워 불필요한 방향으로도 측면 확산이 이뤄져서 불필요한 부분에도 불순물이 주입되는 경우가 있다.

  ---

1. 도핑 – 이온 주입(Ion Implantation) 공정

2. 이온 주입 공정 단계 :

  1) 이온 주입(Ion Implantation)

    - 가속시킨 이온을 원하는 위치에 강제로 주입함

    - 마스킹 레이어로 질화막, 산화막, PR을 사용함

---

 

  2) 드라이브인 단계(Drive-In)

    - 주입된 이온을 활성화 시킴

    - 두께 및 농도 제어

    - 1000 ℃ ~ 1200 ℃

    - RTA(Rapid Thermal annealing)라고도 불리며, 고온이고 아주 빠르게 진행함

 

• 낮은 에너지, 낮은 농도, 빠른 속도로 스캔할때 얕게 도핑된다.
• 고에너지, 높은 농도, 느린 스캔속도로 이온을 주입할 때 깊게 도핑된다.

• 채널링 효과 : 결정구조 때문에 깊은 깊이의 이온 주입이 발생함.

• 

[식각장비 시스템 구성]

1. 전원 공급과 시스템 제어를 담당하는 제어부

• 교류, 직류 파워 등 기타 소스를 이용하여 웨이퍼의 반송 및 공정을 진행하는 모듈

2. 메인 프레임을 구동시키는 구동부

• 로드락 : 웨이퍼 카세트를 올려놓고 로딩하는 부분

3. 메인프레임 안에 있고 공정이 이뤄지는 챔버

• 식각챔버 : 식각이 실행되는 챔버
• 스트립 챔버 : 식각이 끝나고 폴리머를 제거하는 챔버
• 온도 하강 챔버 : 공정에 따라 온도가 올라간 웨이퍼를 실온으로 낮추는 챔버
• 웨이퍼 정렬 챔버 : 웨이퍼가 장비의 척에 정확히 위치되기 위해 Alignment룰 실행하는 챔버  

4. 웨이퍼 척의 온도를 조절하는 온도 조절부 (TCU : Temperature Control Unit)

5. 부수적 모듈 성분

• 챔버의 진공과 배기가스 배출을 우한 펌프 모듈
• 펌프에서 나온 유해가스를 분해하는 스크러버
• 플라즈마를 발생시키는 고주파 전원 발생장치(RF Generator)

6. 유틸리티부

• 모듈간에 공급되는 가스, 물 등 외부에서 공급되는 물질들의 통로가 되는 배관 연결 부분

7. 조절 기기

• 웨이퍼를 배치시키고 공정 진행동안 흔들리지 않도록 잡아주는 웨이퍼 척

가스의 유량을 전기적으로 조절하는 MFC (Mass Flow Contoller)

[모듈 배치]

[공정 챔버]

• 외부로부터 가스, 파워 등을 공급받아 주어진 온도와 압력 내에서 원하는 패턴을 식각하는 챔버
• 플라즈마의 생성 여부에 따라 ICP, CCP 등의 장비로 구분

  ---

[온도 제어부 TCU]

1. 온도 제어 장치의 역할

• 반도체용 온도 제어기, Chiller라고 함
• 반도체나 디스플레이 공정은 상당수 작업이 고온에서 이뤄져서 단계별 온도제어가 필요함
• 생산 공정 중간에 정확히 제어된 온도의 냉매를 공급하여 재료 및 장비를 다음 공정에 맞는 온도로 제어
• 온도제어 대상 : 이중구조(순환하는 냉매, 내부에 냉동사이클 존재)

2. 사용처

• 건식 식각 장비에 사용
• 진공증착, CVD 등의 공정에서 과도한 열을 식히기 위해 사용

3. 동작 원리

• 냉각기를 거친 차가운 냉매가 웨이퍼 척을 지나며 열을 빼앗는다
• 열을 빼앗은 냉매는 다시 냉각기로 들어가 냉각되어 웨이퍼 척으로 흐르는 싸이클을 반복한다
• 초과도 -> 과도 -> 정상 상태의 순서로 온도가 식혀진다.

  ---

[진공 펌프]

1. 역할

• 진공을 유지하여 공정중에 필요없는 외부 particle을 제거
• 필요한 가스들의 유입 시 펌핑 배기로 원하는 압력 유지

2. 펌프별 특징과 구성 [드라이, 부스터 펌프]

• 오일을 사용하지 않아 역류에 의한 배관 내 오염을 막을 수 있음
• 기어가 쌍을 이루며 헬리클 회전을 하면서 흡기된 가스 배기
• 챔버의 진공을 배기하기 전 챔버까지 연결되어 선(fore-line) 배관 속의 가스 배기

3. 펌프별 특징과 구성 [터보 펌프]

• 여러 개의 회전날개가 고속회전 하면서 챔버 안에 가스를 밖으로 배기
• 역류해서 들어가는 가스는 존재할 수없어 고진공, 챔버의 청정도 유지

  ---

[RF 발생기]

1. 역할

• 플라즈마를 발생시키기 위한 전력 공급기
• 법적으로 규정된13.56Mhz의 상용 주파수 사용
• 손실없이 챔버까지 도달하기 위해 정합 네트워크 또는 정합기 사용

[RF 정합기]

1. 역할

• 챔버의 가변적 저항의 특성을 고려하여 최대한 50ohm으로 맞추기 위한 어댑터
• 챔버 임피던스를 자동으로 조절하는 장비 
• RF 발생기에서 발생하는 고주파를 이용하여 챔버에서 균일한 플라즈마가 생길 수 있도록 함.
• RF 발생기의 출력 임피던스 : 부하 임피던스 (테브난 등가저항에서 전력의 최대 전달을 위한 부하임피던스는 출력임피던스랑 같은 원리?)

2. RF정합 네트워크가 50ohn을 유지하는 이유

• 전자파 전력 전송 특성이 가장 좋은 임피던스 : 33ohm
• 신호파형의 왜곡이 가장 적은 임피던스 : 75ohm
• 중간값 : 49ohm (편의를 위해 50ohm)을 사용

<용량성 결합 플라즈마 장비 : CCP(Capacitively Coupled Plasma)>

- 두 전극이 마주보고 있는 커패시터 형상을 하고 있다

[작동 원리]

1. 전극으로 사용 될 두 기판이 마주보고 13.56MHz의  RF Power를 인가한다
2. 매우 빠른속도로 전극이 뒤바뀌지만 전자의 mobility가 빨라 이에 즉각 반응하며 원자와 충돌해 플라즈마를 생성한다.
3. 전자가 벽쪽에 더 빠르게 부딪히며 상대적으로 느린 양이온이 가운데에 모이고 plasma sheth가 생겨 양이온과 전자가 분리되며 양, 음극으로 나눠지며 self bias를 형성한다.
4. wafer 기판이 있는 쪽에 bias 전극을 걸어 양이온들이 음극에 끌려가게 해 기판에 수직으로 입사시킨다.

[특징]

• 그라운드 전극 위에 wafer를 놓아 radical에 의한 화학적 식각에 주로 사용된다.
• 10mTorr ~ 10 Torr 사이의 상대적 높은 압력에서 공정이 이뤄지고 전극간의 거리는 1~10cm로 좁다.
• RF전원 한 주기에 대해 전기장이 한쪽 방향으로만 개방적이므로, 전자가 이동중에 챔버의 벽이나 전극과 부딪혀 손실될 가능성이크다. 따라서 ICP 대비 상대적으로 저밀도의 플라즈마를 갖는다.
• 전극이 마주보고있어 대면적으로 균일한 플라즈마를 형성할 수 있다.
• 반면에 한 쌍의 전극으로 플라즈마의 생성, 유지, 및 Sheth 전압을 동시에 제어해야 하므로 플라즈마의 물리적 반응과 화학적 반응의 독립적 제어가 어렵다는 단점이 있다.
• 플라즈마를 고밀도화 하려고 높은 전력을 사용하면 기판의 전기장의 세기가 증가해 이온이 더 가속화되어 기판에 손상을 준다.
• 압력을 낮춰 방향성을 조절하려하면 이온의 밀도가 낮아져 식각속도가 낮아지고 이온의 에너지가 높아져 기판에 손상이 간다
• 식각속도를 증가하려고 압력을 높이면 이온보다 Radical의 밀도가 높아져 이온 에너지가 낮아지고 방향 조절이 안됨.

<유도성 결합 플라즈마 장비 : ICP(Inductively Coupled Plasma)>

- 챔버를 나선형(수직), 솔레노이드형(몸통 감싸기) 코일로 감싸 자기장을 발생시키는 원리

[작동 원리]

1. 코일에 13.56MHz의  RF Power를 인가하여 생긴 자기장으로 페러데이,렌츠 법칙에 따라 자기장이 빠르게 변화할 때 자기장의 힘을 방해하는 방향으로 생기는 유도기전력을 통해 생기는 유도전기장을 형성한다. 
2. 전자기장에 의해 가속된 전자가 시계, 반시계방향으로 폐쇄적으로 회전하며 주입되는 가스를 모조리 다때려서서 가운데에 이온과 Radical들을 모아 고밀도의 플라즈마를 형성한다. (etch속도 빠름)
3. 기판에 bias 전극을 달아서 이온의 입사 에너지를 조절한다.

[특징]

• 플라즈마의 밀도가 높아 식각속도가 빠르고 이온에너지가 낮아 기판 손상 정도가 낮아진다.
• 플라즈마 생성/제어와 이온 입사를 따로 제어해 화학적, 물리적 반응을 독립적으로 제어가 가능하다.
• 플라즈마가 넓게 형성되어 self bias를 덜 형성해 이온을 자체적으로 가속시키지 않아 Ion에 의한 기판손상이 적다.
• 직접 전극으로 이온 입사 에너지를 제어해 낮은 압력에도 비등방성이 강하다.
• CCP 장비에 비해 플라즈마가 불균일하다

<공정 불량 이슈 및 대처방안>

1. 부적절한 Etch rate (원인 : 해결법)

• RF 전원의 변화 : RF발생기와 유닛, 정합의 문제점 해결 및 확인
• 부정확한 온도와 압력 : 웨이퍼 후면의 냉각 시스템 확인, 진공계기와 압력 제어 시스템 조정
• 부적절한 종말점 측정 : 종말점 측정 시스템 재확인
• 부적절한 웨이퍼 배치 : 웨이퍼와 전극 간격 확인
• 부적절한 동적 가스의 흐름 : 가스 분배시스템 확인
• 부적절한 공정 순서 : 공정 방식과 파라미터 확인

2. 부적절한 Selectivity (원인 : 해결법)

• 높은 식각 비율 : 식각 비율 확인
• 부정확한 가스 흐름이나 압력 : MFC(Mass Flow Controller)와 진공계기 조정

3. 부적당한 측벽 Profile 각도 (원인 : 해결법)

• 측벽의 오염 : 반응실에서 축적된 폴리머 확인
• 부적당한 공정 방식 : MFCs 확인 및 조정, 오염을 확인하기 위해 누설검사 수행

4. 웨이퍼 내 불균일 식각 = Bad Uniformity (원인 : 해결법)

• 반응실의 구성, 웨이퍼 온도, 부적당한 가스 흐름과 웨이퍼 위치 : 금속판 간격, 열전대와 웨이퍼 냉각, 가스분배, 웨이퍼 조절 시스템 확인
• 설계 의존적인 식각 농축액 고갈 : 웨이퍼의 밀집된 공간과 산재된 공간을 적절히 고려한 설계

5. 플라즈마에 의한 손상(원인 : 해결법)

• 불균일 플라즈마 : 불충분하게 설계되거나 유지되는 플라즈마 점검
• 게이트 산화물의 과도한 이온 충격 : 차선적인 조건의 조건을 설정(RECIPE 수정)
• 과도한 RF 전원 : 식각 방식과 RF 발생기를 확인 및 조정

6. 입자 오염 물질에 의한 불량(원인 : 해결법)

• 가스라인의 누출과 오염 : 누출 부분을 확인하여 수선하거나 세정, 심한 경우엔 교체한다
• 부적절한 화학가스 : 가스라인에 부합된 가스만을 사용

7. 금속 부식(원인 : 해결법)

• 습기 : 식각 후 부산물 제거를 위한 과도한 시간 연기 금지 

  ---

<Quiz>

1. etching 공정에 대해 설명하세요.

2. Dry etching과 Wet etching의 차이에 대해 설명하세요.

3. 에칭공정과 관련된 장비에 대해 설명하세요.

4. Dry etch에 중요한 공정 인자 3가지에 대해 설명하세요.

5. Dry etch에 영향을 끼치는 주요 공정 변수에 대해 설명하세요.

6. Wet etch에 영향을 끼치는 주요 공정 변수에 대해 설명하세요.

7. ICP의 특징에 대해 설명하세요.

8. Dry ech의 식각 angle을 중이는 방법.

9. ICP-RIE가 CCP-RIE보다 저 demage 식각에 유리한 이유?

10. 플라즈마 정의와 만드는 방법에 대해 설명하세요.

11. 플라즈마의 직진성을 높이는 방법을 설명하세요.

​

1. 식강방식별 특징과 비교

2. 플라즈마

- 플라즈마는 고체 ->액체->기체에 이어 제 4의 물질.

- 외부 전자기장에 의해 원자가 전자와 분리되어 중성자가 된 전기를 통과시키며  빛을 발광하는 에너지가 높은 기체의 영역

- Cascade reaction : 전기장에 의해 가속된 전자가 원자에 강하게 충돌하여 전자가 원자에서 분리되어 떨어져 나온 전자도 전자기장에 의해 가속되어 주변 원자를 이온화시킨다

•  Positive Ionization : 원자가 전자와 분리되어 이온과 전자로 분리된  상태
•  Exitation : 전자가 원자핵 주변의 전자를 때려 에너지를 얻은 에너지가 더 높은 에너지 준위로 올라가 반응성이 좋아진 상태(이를 Radical 이라고 부르며 화학성 반응 기체가 된다)
•  Recombination : 전자를 잃어 이온화된 원자의 제자리에 다시 전자가 들어와 중성상태가 됨
• Photoemission : Radical 상태의 고궤도의 에너지 준위에서 전자가 원래의 상태로 내려오며 그 에너지만큼 빛을 방출하는 현상. 

3. 식각공정  파라메터

- 식각률 : 단위시간당 식각두께

- 선택비 : 타겟 물질이 깎이는 속도 / 비타겟물질 깎이는 속도

- 균일도 : 식각이 얼마나 균일하게 됐는지에 대한 지표

4. 식각 방식

4-1) Chemical Dry Etching (High pressure Plasma etching)

• 압력이 높을 수록 이온에 비해서 Radical의 밀도가 높아져 화학적 반응에 의한 식각이 일어난다
• 화학반응을 이용해서 특정 물질과 반응을 일으키기 때문에 Selectivity가 매우 좋다.
• 단점으로는 화학반응이기 때문에 등방성으로 깎여 방향을 조절하기 어렵다.(under cut 현상)

4-2) Sputtering(Ion bombardment)

• 압력이 낮을 수록 Radical 대비 이온의 밀도가 높아진다.
• 고에너지를 가해 이온을 가속시켜 물질과 직접 충돌해서 물리적으로 식각한다. (기판에 손상을 줄 수 있다)
• 특정 물질과 화학반응을 일으키지 않고 직접 충돌해 물질에 상관없이 etching이 일어나 Selectivity가 좋지 않다.
• 화학반응이 아니기 때문에 이온의 입사각을 조절해 직접 원하는 방향으로 깎을 수 있다(이방성 식각).

4-3) Reactive Ion Etching (RIE) 

• 앞의 두 화학적, 물리적 방법을 결합해 두 방식의 단점을 보완한 방식이다.
• 빠른 비등방성 식각(Anisotropic), 높은 선택비(Selectivity)를 지닌다.

1. 이온이 타겟 물질과 충돌해 결합에너지를 감소시킨다

2. 이 때 반응성이 좋은 Radical이 박막 물질과 흡착해 화학반응을 일으켜 식각이 일어난다.

4-4) Deep Reactive Ion Etching(DRIE)

• RIE공정에서  Radical의 화학반응으로 인해 등방성 식각이 일어날 수 밖에 없다. 따라서 고종횡비를 구현할 수 없다.
• 종횡비(면적대비 깊이)가 높아야 하는 이유는 미세화되는 공정에서 적층구조 DRAM, NAND Flash 메모리를 제작할 때 좁고 깊은 구멍을 뚫어 면적에 손상을 덜 줘 커패시턴스를 높여야 하기 때문이다.
• RIE 공정 사이에 Passivation (이온 강화 억제제 코팅)공정을 넣어주면 거의 수직에 가까운 구조의 프로파일을 얻을 수 있다.

4-5) Atomic Layer Etching (ALE)

[RIE 공정의 한계]

- 균일성 : 이온과 Radical을 섞어서 식각해 식각 면적에 따라 식각 진행 깊이의 차이가 발생한다.

- 선택비 : 가속된 이온을 사용하기 때문에 원하는 물질만 제거하기 어려워 소자에 손상이 발생한다.

(Faceting:윗 부분이 많이 식각//Bowing:항아리처럼 식각//Micro-trenching:하부에 edge부분만 식각됨 등등)

[장점]

- RIE보다 평평하게 식각 가능

- 원하는 물질을 원하는 두께만큼 균일하게 식각 가능

- Uniformity 개선

[단점]

- 생산성 저하 : 원자층 단위로 진행되어 오래걸림

[과정]

1. 650° C의 챔버 내부로 염소 가스를 공급
2. 염소 분자가 실리콘 표면과 반응하여 결합에너지를 감소시킴
3. 다음단계에 영향을 주지 않기 위해 반응하지 않은 염소를 챔버에서 제거
4. 아르곤 이온(Ar+)를 이용해서 충격을 가하면 결합이 약해진 표면 반응층만 제거
5. 반복

[공정 parameter]

- 공정 온도: etchant와 Si가 반응할 때 etch가 안되도록 0도 유지.

- 이온에너지: 한 층만 etch될 정도의 에너지 인가.

- Etch 시간: 한 층만 etch될 정도의 시간 설정.

반도체 8대 공정중 첫번째 공정인 wafer 제작 공정에 대해 정리한다.

Step 1. 잉곳 만들기

•잉곳을 올리는 속도와 회전력에 비례해 지름이 달라진다.

Step 2. 잉곳 절단하기

•현재 제조단가를 낮추기 위해 최대한 웨이퍼를 얇고 크게 만드는 것이 기술력의 트렌드다.

Step 3. 표면 연마하기

•Wet Etching : 웨이퍼 표면 및 테두리 가공과정에서 발생한 손상과 오염을 제거하기 위해 화학적 에칭 공정을 실시한다.

•Polishing(CMP) : 마지막으로 화학적, 기계적 연마인 CMP공정을 통해 웨이퍼 표면의 높은 평탄도를 확보한다.

요약)